vlsi - pspice中的SRAM模拟

Question

这是我在 pspice SRAM 模拟中的 SRAM 模拟代码

VDD 3 0 直流 5V

VWL 4 0 PWL (9us 0V 10us 5V 90us 5V 91us 0V)

VBL1 5 0 PWL (0 0V 1us 5V 100us 5V 101us 0V)

VBL2 6 0 PWL (0 0)

M1 1 2 3 3 PMOS

M2 1 2 0 0 NMOS

M3 2 1 3 3 PMOS

M4 2 1 0 0 NMOS

M5 5 4 1 1 NMOS

M6 6 4 2 2 NMOS

.MODEL NMOS NMOS (L=5um,W=30um,VTO=0.7)

.MODEL PMOS PMOS (L=5um,W=30um,VTO=-0.7)

.TRAN 0.2us 120us

.PLOT TRAN V(1)

。探测

但是，当我模拟时，我看不到要存储在 mosfet 栅极中的电压。谁能告诉我有什么问题或我应该在我的代码中进行哪些修改？

Answer 1

您的电路中有几个问题：M5 和 M6 有一个大容量二极管，它（阳极）连接到节点 1 和 2，（阴极）连接到节点 5 和 6。如果节点 6 和节点 5 为低电平 (0V)，大容量二极管无论您在节点 4 做什么，都会获胜。要摆脱大容量二极管，请编写：

M5 5 4 1 0 NMOS

M6 6 4 2 0 NMOS

（将批量连接到节点 0）

M5 和 M6 必须比 M1 到 M4 更强。您必须为它们提供比 M1..M4 更高的宽度。对 M5 和 M6 尝试 W=100u。

我在您的模型中缺少栅极氧化物厚度。（tox=15n 或类似），但可能是你的香料版本有一个很好的默认值来完成这项工作。

没有 .end 语句告诉 spice 这是代码的结尾。因此，您的香料解释器可能一直在等待找到终点并开始运行。