synthesis - 如何在 Chisel 中用 ASIC 单元替换组合存储器

Question

我正在尝试为 Chisel 编写的 Rocket 处理器进行 ASIC 合成。它会自动生成 *.conf 和 *.behave_srams.v 文件。因此，我可以轻松地将 SeqMem 替换为 ASIC SRAM。但是，对于组合内存的“Mem”，总是更改为寄存器。如何用 ASIC 组合内存或 ASIC 寄存器文件替换 Mem？生成verilog时有这个选项吗？

Answer 1

不幸的是，当前流程仅支持替换 SeqMems。将其扩展为支持组合记忆会很好。目前，您最好的选择就是直接在 Chisel 中将您的 ASIC 组合存储器实例化为黑盒。