vhdl - 信号初始化 VHDL

Question

我有一个实体有这个

TEMPERATURE: in STD_LOGIC_VECTOR(7 downto 0);

作为输入之一，我需要一个具有初始值 TEMPERATURE 的信号。在实体架构中，我声明了信号

signal temp:STD_LOGIC_VECTOR(7 downto 0):=TEMPERATURE;

但是在模拟温度时仍然是UU（未分配）。我该如何解决？