verilog - SystemVerilog 优先级修饰符使用

Question

我正在阅读有关 SV 优先级关键字的信息。我在 Sutherland 撰写的论文中找到了以下示例：

如果不使用 {priority}，我不太确定为什么我们会看到模拟合成不匹配。假设我们不使用 {priority} 并且 {IRQ} 总是一个热点。在这种情况下，即使 DC 优化掉优先级编码器逻辑，sim 和综合也应该始终匹配。不是这样吗？任何时候 IRQ 都可以取 4 个值中的任何一个。

我不确定我错过了什么。

Answer 1

我认为这个例子有一个错误——案例项目应该是4'b???1, 4'b??1?,4'b?1??和4'b1???。然后问题归结为您是否假设IRQ是否进行单热编码。关键字告诉综合priority工具不要假设 one-hot。