vhdl - 保留端口的宽度

Question

我试图在其他设计中重用网表但没有成功。

我有一个组件被翻译成网表：

  entity c is
     port (...  sel : in std_logic_vector(31 downto 0); ... );

在设计中，我只使用 sel(4 downto 0)。综合工具注意到这种行为并给出警告：

'WARNING:Xst:647 - 输入 sel<31:5> 从未使用过..

我正在生成具有属性的网表：

每当我想将此网表实例化为其他电路中的黑盒模块时，都会出现错误：

错误：NgdBuild:76 - 无法合并到块中，因为在文件中找不到块上的一个或多个引脚，包括引脚“sel<31>”。

如何保留 sel 的大小？我应该提到 sel 需要 32 位宽度，因为它连接到总线。

score 2 · Accepted Answer

2

您可以尝试将未使用的输入端口驱动为零。

于 2010-11-15T13:49:33.683 回答

score 1 · Accepted Answer

您可以直接使用该组件而不是作为预先合成的黑盒吗？

您可以通过在端口上放置一个 KEEP 属性（请参阅您的合成器工具手册）来使事情正常工作。我只在信号上试过这个，但它可能会起作用。

这种任务通常被描述为合成器的“推绳子”，因为让它不像它想要的那样聪明是一件很痛苦的事（然后在下一个版本的工具中你需要一个不同的属性:)

2 回答 2