5

可能这个问题有点不适合 StackOverflow，但是编译器和 Verilog（可以被认为是编程语言）都与这个项目有关。

我在哪里可以找到从 Verilog 语言到 GDSII 格式或 Netlist 的开源（或可下载和免费非商业用途）编译器？有很多 Verilog 模拟器（将其编译为本机机器代码或 C），很多 Verilog 到 FPGA 编译器，但我想要编译器，能够从 Verilog 生成晶体管的几何结构。

网表是http://en.wikipedia.org/wiki/Netlist - IC 元件的互连，例如晶体管、电阻器甚至单元（？）。它可以转换为 GDSII，但如果编译器在“Verilog->Netlist”上工作，我还需要一个免费的转换器“Netlist->GDS2”。

GDSII http://en.wikipedia.org/wiki/GDSII - 是一种 VLSI 集成电路 (IC) 格式，IC 制造商可以接受。一个人几乎不可能在硅中制造他的 GDSII，但我认为，尝试编译小示例可能很有趣。

该编译器可以使用“完全定制”（它将自己绘制所有晶体管）或“基于单元”的设计（verilog 被编译成一些库单元的几何集合）。

当然，需要的编译器可以是大学项目，不能编译大的verilog项目。

谢谢。

4

3 回答 3

3

这可能是最后一个被征服的开源计算堆栈，我们已经拥有 GNU/Linux、GCC，也许还有一些开源 CPU。但不是完整的芯片设计流程。您所指的是电子设计行业 (EDA) 行话中所谓的布局布线 (P&R)。据我所知，开源社区中没有竞争性的 VLSI 流程，开发完整的布局布线解决方案所需的投资非常大，以百万美元计，这种商业工具的示例是：Design Compiler ，遇到来自 Cadence，来自 Synopsis 的 IC 编译器等。P&R 的一些算法起源于学术界，你可能会在这里和那里找到一些代码，但不是一个完整的解决方案。

您可以找到 SPICE，这是一种电路模拟器，代工厂和 CAD 公司使用它来生成他们的单元库http://en.wikipedia.org/wiki/SPICE

这些是学术和开源标准单元库的一些链接， http ://www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.php 但我不确定它们是否可用于实际生产。但肯定是 EDA 工具流程中的首要因素之一。

来自 UCSD 的 Andrew Kahng 教授是 UCSD 的 VLSI 研究员，他保留了 VLSI 的有用软件列表，在这里：http: //vlsicad.ucsd.edu/Resources/SoftwareLinks/index.html但其中一些EDA 链接已损坏。来自伯克利的这份清单也可能有帮助：http ://embedded.eecs.berkeley.edu/pubs/downloads/

如果您或某人可能会找到一些 P&R 开源，请告诉我。希望这可以帮助。

于 2014-05-19T07:14:54.357 回答
3

通常步骤是：

Verilog -> [编译器] -> 门级网表 -> [Place & Route tool] -> GDSII

您还需要一个开源单元库。对此进行快速的互联网搜索，可能会出现一个放置和路线工具。

于 2010-11-15T13:47:16.773 回答
2

查看 Fedora 的 FEL 项目：http ://spins.fedoraproject.org/fel/#portfolio

用于单元设计编译的实际工具是http://www-asim.lip6.fr/recherche/alliance/doc/design-flow/tools.html#boog（仅适用于 VHDL）

于 2010-11-23T03:08:29.567 回答