-5

问题：

硬件语言 (HDL) 与 Python、Java 等通用语言有何不同。特别是，与 VHDL 和 Verilog 相比，导致通用语言对 FPGA 来说不是最佳的主要权衡是什么？

语境：

我是一名程序员，但肯定会从事高级抽象工作，例如 JavaScript、修补 API 等。我的低级知识非常有限，但我正在玩 FPGA 并且有一些我无法解决的新手问题谷歌或维基。

考虑到我是新手，请不要严厉反对这篇文章。只需说明您对问题的建议，我会很乐意修改！:)

例子：

例如，为什么不是每个人都只使用 Python 或 C# 而不是 Verilog 或 VHDL 编写 FPGA 和 ASIC？我知道有一些 Python 库，但我读到它们的可行用例有限。我将非常感谢有人阐明为什么 HDL 是必要和有益的，以及为什么与这些场景相比，通用语言不是最佳的。

提前致谢！

4

1 回答 1

2

这是一个广泛的固执己见的问题，但我认为有一个简短的答案。从某种意义上说，它们都是编程语言，即被编译成一组机器指令以在主机（软件）上执行的文本描述。但是 HDL 也是一种文本描述，它被编译成一组机器指令以构建另一台机器（硬件）。

从技术上讲，任何编程语言都可以用来描述硬件（以 C++ 中的 SystemC 为例），Verilog 和 VHDL 专门开发用于最有效地对硬件进行建模和仿真。

于 2016-08-23T05:31:16.110 回答