verilog - 如何使用ncelab的SNAPSHOT？

Question

现在我正在尝试使用cadence的ncelab快照功能。我发现了一些关于 SNAPSHOT 的特殊功能，所以我尝试了很多。但我不能使用快照。

那么你能告诉我关于 ncelab of cadence 的 SNAPSHOT 的用法吗？

我的verilog代码如下。

module top();

reg a;
reg b;
wire c;

assign c = a+b;


endmodule

先谢谢了。

Answer 1

Cadence 快照更多的是关于保存模拟器的当前状态，然后再使用相同的状态来恢复模拟。它用于长期模拟以避免工具崩溃/服务器问题。

快照更像是一个保存状态的检查点，如果稍后出现问题，您可以从该检查点恢复，而不是从 0 重新启动 backc。

附带说明，在执行恢复操作时，您不能更改源代码/编译库等。