1

我用 Active-HDL 支持扩展了我的测试台脚本。Active-HDL 的行为主要类似于 QuestaSim 或 ModelSim，甚至命令行参数也相似。

我安装了 Lattice Diamond 3.7 的 Active-HDL Student Edition 和 Active-HDL Lattice Edition。我目前使用的是后者，因为这个版本附带了一个完整的 vsimsa（vsim 独立）环境。

我的脚本分 3 个步骤处理选定的测试平台：

  1. vlib.exe它使用(alib)创建所有必要的 VHDL 库
  2. vcom.exe它用(acom)编译所有 VHDL 源文件
  3. 它vsimsa.exe使用 TCL 命令启动：
    asim -lib test arith_prng_tb; run -all; bye

模拟运行并显示良好的输出：

VHDL/Verilog/EDIF/SystemC Simulator 10.2.3312.5682.02
(c) 1997-2015 Aldec, Inc. All rights reserved.
VSIMSA: Configuration files: `D:\git\PoC\temp\activehdl\library.cfg', `D:\Lattice\diamond\3.7_x64\active-hdl\BIN\vsimsa.cfg'
 Welcome to VSIMSA!
 This message was printed from `startup.do' macro file.

asim -lib test arith_prng_tb; run -all; bye
VSIM: Selected architecture `tb' of entity `arith_prng_tb' from library `test'.
....
....
KERNEL: ASDB file was created in location D:\git\PoC\temp\activehdl\wave.asdb
========================================
POC TESTBENCH REPORT
========================================
Tests          2
 -1: Default test
  0: Test setup for BITS=8; SEED=0x12

Overall
  Assertions   256
    failed     0
  Processes    3
    active     0
  Runtime      2.6 us
========================================
SIMULATION RESULT = PASSED
========================================
Simulation has finished. There are no more test vectors to simulate.

可以看到，asim 创建了一个wave.asdb文件，可以从 GUI 加载该文件，但它是空的（没有信号）。

所以我的问题是：

  • 如何将信号跟踪到该波形数据库文件中？
  • 如何从 GUI 中的命令行打开此文件？
4

1 回答 1

2

trace或log命令必须用于指定要记录到仿真数据库的信号（注意这些命令在不同情况下受支持，具体取决于您调用 Active HDL 的方式）。

例如：

log -ports UUT/*

跟踪在 UUT 设计区域中声明的所有端口。

log -mem -rec UUT/*

递归跟踪在 UUT 设计区域中声明的所有信号（包括 Verilog 存储器）。

log CLK RST

跟踪来自当前区域的 CLK 和 RST 信号

您可能需要更改编译优化选项以跟踪所有感兴趣的信号。

要回答您的第二个问题，您可以使用该wave命令将波形添加到当前波形显示中。

于 2016-04-04T14:37:26.497 回答