1

我正在制作我的第一个 ASIC,但我无法理解某些东西。

我有一个 80MHz 的内部时钟出现在 ASIC 的一个引脚上,其他引脚包括连接到 D/A 的数据输出引脚。

此特定板上的所有走线将具有相同的长度和相同的传播延迟,包括时钟和数据引脚,所有数据引脚的负载电容为 5pf(每个)。D/A 有 1 ns。设置时间。D/A 只是一个输出设备,没有返回 ASIC 的路径。

我根据该板上的走线长度、宽度、厚度和与电源层的距离计算得出,边缘从 ASIC 传输到 D/A 大约需要 1 ns。

我建议将数据计时到时钟负沿的引脚,并使用出现在 ASIC 引脚上的正沿将数据计时到 D/A。

与我合作的公司表示,现在还不足以保证干净的到货和 D/A 输出。

这些人很专业,知道他们在做什么,但我想了解一下困难是什么。有人可以指点我一些参考资料吗?

谢谢你。

4

1 回答 1

0

由于您的数据在 negedge 上传输并在 posedge 上采样,

我建议将数据计时到时钟负沿的引脚,并使用出现在 ASIC 引脚上的正沿将数据计时到 D/A。

时钟为 80 MHz,因此时钟周期为 12.5 nSec,但由于您引用的具体实现,您只有 6.25 nSec 的可用时间来补偿设置和传播时间,(1 nSec + 1 nSec = 2 nSec),所以您边距为 6.25 - 2 = 4.25 nSec。

完全没问题,问那些人怎么说!

于 2016-03-22T07:53:36.907 回答