我想构建一个小型组合电路(几个或,1 和,1 不是门),我在测试台上偶然发现了一个问题(甚至可能之前),希望有人能帮助我。
这是代码:
module hewi(input D3,D2,D1,D0,output A0,A1,V);
wire k,s; //outputs of the and and not gates
not N01(k,D2);
and An1(s,k,D1);
or Ou1(A0,D3,s);
or Ou2(A1,D3,D2);
or Oufinal(V,D3,D2,D1,D0);
endmodule
这是测试台代码
module test_benche();
wire D3,D2,D1,D0,A0,A1,V;
hewi test(D3,D2,D1,D0,A0,A1,V);
initial
begin
D3 = 1`b0;
D2 = 1`b0;
D1 = 1`b0;
D0 = 1`b0;
#50;
D3=1`b1;
D2=1`b0;
D1=1`b1;
D0=1`b1;
end
endmodule
我收到的问题是它无法检查这些表达式中的任何一个:
Undefined macro exists as: 'b0'
"testbench.sv", 8: token is '`b0'
D3=1`b0;
^
我在这里想念什么?