verilog - 移位寄存器链

Question

我怎样才能将这个电路实现为verilog中的移位寄存器链。

这里 a 和 b 是常数，A 是 32 位寄存器

A = A(t-7) + A(t-16) + a.A(t-2) + b.A(t-15) for 16<= t <= 63

谢谢

Answer 1

实现是将您的公式直接映射到移位寄存器和一些胶合逻辑，或者更正式地映射到有限状态机。我相信你的公式是：

for 16<= t <= 63:
A(t)  = A(t-7) + A(t-16) + a.A(t-2) + b.A(t-15)

A 是您的输出变量（或输出函数），其当前值取决于其在t-7、t-2和处的值t-15。这意味着您需要保留其 15 个以前的值（例如，通过使用移位寄存器）。一旦你有了这些值，计算你的输出就非常简单了。

网上有很多关于 Verilog 移位寄存器实现的示例。最简单的方法是描述单个寄存器模块，然后多次实例化它。