vhdl - 在 ISim 中将 std_logic_vector 报告为无符号整数？

Question

这是我正在使用的库：

library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.NUMERIC_STD.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

信号：

signal CountTemp : std_logic_vector(15 downto 0);

和报告声明：

report "Actual CountTemp: " & integer'image(to_integer(unsigned(CountTemp)));

我收到此错误：

 at 30 ns, Instance /TESTFILE_tb/ : Warning: NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0

score 1 · Accepted Answer

包含的错误metavalue detected意味着您传入的参数（在本例中为unsigned(CountTemp)）包含状态不是0或的位1。

尝试初始化你的计数器：

signal CountTemp : std_logic_vector(15 downto 0) := (others => '0');

因为没有这个， CountTemp 的值将是"UUUUUUUUUUUUUUUU"，即一个元值。

或者，确保在将信号传递给to_integer.

1 回答 1