我正在尝试合成代码，没有错误，但在地图报告中我收到以下信息性消息：-
INFO:LIT:244 - 此设计中的所有单端输出都使用压摆率受限的输出驱动器。通过在原理图中将它们指定为快速输出，可以显着减少速度关键单端输出的延迟。
问问题
1534 次
2 回答
2
该消息只是一条“供您参考”消息，因为您让该工具自动为所有引脚分配默认转换率。可以忽略。但是，如果您明确指定 IO 的转换率而不是让工具分配默认转换率，您可能会摆脱警告。您可能可以为每个引脚明确指定一个 SLOW slewrate，并以这种方式摆脱警告。
以下是约束 IO 的用户指南（slew 位于第 251 页）： http ://www.xilinx.com/support/documentation/sw_manuals/xilinx13_4/cgd.pdf 作为 FPGA 开发人员，您绝对应该学习如何约束 IO。这是一个相当重要的。对于每个引脚，您应该始终指定属性，例如：引脚编号、转换、IO 标准、上拉/下拉/无电阻、电流和负载。
关于选择快速或慢速转换率。您应始终选择对您的设计来说足够快的最慢的转换速率。虽然更快的转换速度可以将延迟减少一纳秒左右，但这是它的唯一优势。但它有许多缺点，特别是当多个引脚同时改变状态时，会出现振铃、电磁辐射和极高的电流浪涌形式的信号质量下降。这会导致非常难以调试的稳定性问题，这是您不希望出现的。
于 2015-04-21T20:50:34.757 回答
0
尝试谷歌搜索该信息消息，这是弹出的第一页：
http://forums.xilinx.com/t5/Spartan-Family-FPGAs/designating-outputs-as-fast-outputs/td-p/247578
您可以在约束文件中添加摆率约束，阅读 Austin 在 Xilinx 论坛上链接到的约束指南，了解如何执行此操作。请注意，您只需要增加“快速”切换的信号的转换速率
于 2015-04-21T13:20:49.403 回答