vhdl - VHDL & Synthesizing w/Quartus 简单错误

Question

所以我目前正在尝试合成一个设计，显然它太大而无法编译或其他东西。它在 ModelSim 中编译和模拟完美，但在 quartus 中抛出此错误：

错误：设计需要 491 个 I/O 资源 - 太多，无法容纳所选设备或设备系列中的任何设备中的 456 个可用资源

显然我有 491 个 I/O 资源，但只能容纳 456 个（？？）。我不知道这意味着什么或如何扩展 456 号码。谷歌搜索让我无处可去。有人知道在这种情况下该怎么做吗？

非常感谢！

score 2 · Accepted Answer

您可以尝试虚拟引脚分配：

1 回答 1