以及为其开发的赛灵思 ISE 手册。在 redpitaya wiki上只有几句话关于 FPGA 开发。
问问题
1357 次
2 回答
1
关于 Xilinx 工具，您要么需要 PlanAhead（不是 ISE），要么继续使用 Vivado ...从那里您可以一方面查看从存储库获得的源代码和脚本，或者您只需打开建立一个新项目 - 放入 xps 或 vivado 一个 zynq ip 并将系统的其余部分放在一起......关于代码，我更喜欢在 SDK 中为新 IP（特别是自定义 IP）编写基本测试代码并稍后将其传输到Linux...
pinmapping 可以在 Planahead 或 Vivado 存储库中的 ucf 文件中找到（无论您喜欢老式的 xilinx 风格还是 Vivado 中的 synopsys 风格）
我建议只下载存储库 - 转到 fpga 文件夹并使用 PlanAhead 或 Vivado 打开项目 - 在这里你会找到引脚映射以及 PS 的设置（你也可以从这里导出到其他项目.. .)
于 2014-03-18T00:21:19.970 回答
0
嗯，我也在等原理图的发布！！！几天前，来自 Redpitaya 的人发布了他们正在审查它们的消息 - 好吧，伙计们 - 我认为你和他们一起做了董事会 - 董事会工作 - 所以将它们发布给需要它们的人！;)
关于您的问题，我建议您作为深入了解 red_pitaya_analog.v 的第一种方法。了解当前生态系统在模拟前端方面的工作方式所需的一切都已实例化。我目前正在使用此代码 - 为了将其转移到精简版（PLL 保留，...）VHDL 版本（我的项目中必须；）以便将 DDS 块连接到 DAC，并适合将 ADC 输出到带有一些 DSP 内容的 AXI 流（包括抽取滤波器以适应采样率 - 如果您不想要固定的 125MSPS 速率，可能对您也有用）到 ADC 和 DMA 的输出 -转移到 PS 的记忆中......我认为你应该能够做同样的事情 - 如果你遗漏了什么，请告诉我......
PS：关于模拟性能，您可能会从硬件规范 pdf 中获得“第一印象”（噪音，...）...
PPS：如果您已经确定了 DAC 和 ADC（我还没有，因为它们仍在散热器下方 - 我直到现在还没有移除） - 请随时在此处发布！;)
-> 2014 年 3 月 20 日：
ADC 似乎是 LTs LTC2145-14
http://www.linear.com/product/LTC2145-14
DAC似乎是NXP的DAC1401D125
http://www.nxp.com/documents/data_sheet/DAC1401D125.pdf
希望能帮助到你 ...
于 2014-03-19T11:39:35.703 回答