我在 QuartusII 中有一个 FPGA 设计,以及一个具有一些备用容量的持续集成服务器。
现在我想为我的 FPGA 设计构建一个测试套件,其中输入信号由专用组件生成,输出信号根据预期行为进行检查。
有没有办法从批处理文件以非交互方式运行模拟,以便可以在日志文件中收集警告?
我在 QuartusII 中有一个 FPGA 设计,以及一个具有一些备用容量的持续集成服务器。
现在我想为我的 FPGA 设计构建一个测试套件,其中输入信号由专用组件生成,输出信号根据预期行为进行检查。
有没有办法从批处理文件以非交互方式运行模拟,以便可以在日志文件中收集警告?
如果您使用的是 ModelSim,您当然可以从命令行运行仿真。Altera 提供了一些说明。您可能可以直接从Mentor Graphics获得更多说明。