simulation - RTL 模拟与 Delta 循环模拟

Question

有人可以详细说明一下“RTL 模拟比 delta-cycle 模拟快，但不能在所有情况下都使用”？不知道什么Delta循环模拟

Answer 1

在 Verilog 模拟中，增量周期是模拟器用来计算下一个值的周期。

进入组合部分时，模拟器将使用许多增量周期来解决答案所需的依赖关系。如果您的组合循环没有被触发器分解，则模拟器可能会卡住不断重复循环以尝试解决依赖关系，由于循环，这是不可能的。如果你得到一个只是挂起的模拟，这通常是原因。

非阻塞赋值 ( <=) 使用 delta 循环，通过解析右侧的值（可能有许多 delta 循环），然后一个 delta 循环稍后将这些分配给左侧。

a<=b;
b<=a;

在上面的简单情况下，b 和 a 被复制到临时位置（想想 next_a next_b）。然后一个增量周期，a 被分配给 next_a，b 被分配给 next_b。

还有其他零时间结构不使用测试台中经常使用的增量周期进行建模。我没有这些经验，希望另一个答案可以描述那里的用途。