问题标签 [risc]

我已将 ac 程序转换为汇编程序，并试图简化代码：

我已经将它简化到当我尝试更改某些内容时，它会更改程序的返回值。我的问题是，st 和 ld 是做什么的？我知道他们的意思，但这里到底发生了什么？仅使用 mov 或其他方法是否有其他方法可以做到这一点？很难在网上找到这类事情的资源，因此我们将不胜感激。

参考维基百科的文章：

http://en.wikipedia.org/wiki/Classic_RISC_pipeline

我有点不确定“内存访问”阶段实际上做了什么。如果“执行”实际上是执行，那么在执行发生后检索内存地址的目的是什么（这是维基百科文章的建议）？

我们考虑一个 RISC 处理器，它只有几个命令，如 DBNZ。我正在尝试编写将寄存器 A 的否定写入 B 的代码以及第二个单独的代码，它应该从 B 中减去 A 并将结果放入 C

我不知道该怎么做

我想知道如何在本身不提供此操作的精简指令集计算机上执行右移。
左移可以简单地通过向自身添加一个寄存器来完成，但是右移呢？

RISC优惠仅限：

soOR和NOR都可以通过几个(N)ANDandNOT操作来模拟。

我从来没有在汇编中写过任何长程序。但从我肤浅的经验来看，它似乎并不像人们想象的那么难。

我唯一不能完全理解的是：如何实际执行寄存器分配？虽然在 x86 中没有太多空间，但 x64 和 RISC 设计（AVR、ARM）为您提供了大量的寄存器。

汇编程序员如何选择哪些变量应该保留在寄存器中，何时将它们从/传输到内存，最后，他们如何跟踪每个变量？

我对这些架构有一个非常基本的问题

1. 这些架构是基于 RISC 还是基于 CISC？
2. 两个流水线阶段
3. 和指令集格式

请帮我

我刚刚阅读了一些关于 SPARC Assembly 的旧课程，但我不记得“add”和“addcc”指令之间的区别（比如 sub 和 subcc）。

你能给我解释一下这个区别吗？

谢谢

我正在使用一种形式的 RISC-V ISA 开发处理器，并且我目前正在尝试设置工具链。我当前的处理器设计使用 RV32I 基本指令集，我想为此 ISA 进行编译。然而，工具链的默认配置，如 http://RISCV.org 站点上所写，是为 RV64I ISA 编译的。

如何重新配置​​此工具链以生成 RV32I ISA 的二进制文件？

这是一个通过 QTSpim 运行的 MIPS 汇编程序，它采用二次函数中的给定数字并显示抛物线。这是我的第一个低级程序之一，我不是任何形式的优秀程序员。
因此，当我运行程序时，它会显示未知系统调用：20。这是我为范围上限输入的数字。我用来测试的数字是系数 1、-1、-6，x 轴为 -10,10，y 轴为 -10,20。它应该显示一个抛物线，但它只显示 X 和 Y 轴。然而，这是向前迈出的一步，因为昨天它不会显示任何内容。帮助！

一个星期以来，我一直在课堂上遇到一个问题。我希望有人能帮助我朝着正确的方向前进。

一只忙碌的猫 http://www.designbychristian.com/unnamed.png

处理器 R 是一个 64 位 RISC 处理器，时钟频率为 2GHz。平均指令需要一个周期才能完成，假设零等待状态存储器访问。处理器 C 是时钟频率为 1.8GHz 的 CISC 处理器。假设零等待状态存储器访问，平均简单指令需要一个周期才能完成。假设零等待状态存储器访问，平均复杂指令需要两个周期才能完成。处理器 R 不能直接执行复杂的处理指令或处理器 C。执行一组等效的简单指令平均需要三个周期才能完成，假设内存访问的等待状态为零。

程序 S 只包含简单的指令。程序 C 执行 70% 的简单指令和 30% 的复杂指令。哪个处理器将更快地执行程序 S？两个处理器的性能相等的复杂指令的百分比是多少？

我在上面附上了一张图片，尽我所能将数据翻译成excel。我不是要你们为我回答这个问题，但我完全被困住了，我会在从哪里开始以及我的答案应该是什么样子方面提供一些帮助。