问题标签 [mux]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票
2 回答
2057 浏览

compiler-errors - VHDL ERROR:Pack:2811 - 定向包装无法服从用户设计

我正在开发一个 VHDL 项目,我需要从开关中获取 4 位输入,然后根据其他开关的值将其向右或向左移动一定数量的位,一个在右/左移位之间切换的按钮。但是,当我尝试在 Xilinx ISE 中实现我的代码时,我收到以下错误:ERROR:Pack:2811 - Directed packing was unable to follow the user design constraint (LOC=T10) which requires the combination of the symbols below to be打包到单个 IOB 组件中。我的问题是导致此错误的原因以及如何修复它。

我的代码:

BarrelShifter.vhd

输入复用器.vhd

UCF 文件是我修改过的 Nexys 3(我正在开发的板)主 UCF。

0 投票
2 回答
441 浏览

vhdl - VHDL MUX 选择常数

我在我的 VHDL 包中定义了一个常量。

这是我在我的包中合成之前更改的内容。我想在我的 VHDL 代码中使用这个常量作为我的 MUX 选择行。我怎样才能做到这一点?

例如,类似:

谢谢,

——鲁迪

0 投票
2 回答
1479 浏览

verilog - Verilog:选择两个实例之一作为输出

我创建了两个不同的 Verilog 模块(shiftByImmimmShifter)。我想要做的是只选择两者之一的输出作为我正在创建的这个小多路复用器模块的输出。

但是,这给了我两个完全可以理解的错误:

非法引用接口“shift0”and非法引用接口“shift1”

我知道这里缺少一些东西。如何选择SuperShifter模块的输出与预制模块之一的输出相同?

0 投票
1 回答
123 浏览

go - go > 如何从 main 重构 http 处理程序

我正在学习围棋语言,但我仍然缺乏一些知识。我正在编写 http 静态服务器(在第一阶段服务资产)。另外我正在尝试使用 gorilla/mux 包作为路由器。

到目前为止,我结束了

它工作正常并提供 /public/ 下的所有文件

现在我想重构代码

在形式

这是非常基本的,我想学习如何制作更好看的代码。

你能就此提出建议吗?谢谢。

0 投票
1 回答
3731 浏览

go - 如何从处理程序内部按名称调用路由?

如何正确引用内部处理程序的路由名称?
应该mux.NewRouter()全局分配而不是站在函数内部?

0 投票
3 回答
5950 浏览

arrays - 创建通用多路复用器

我想创建一个通用多路复用器,这意味着它可以具有可变数量的输入和可变的 data_width。这意味着为了声明数据输入,我需要一个如下所示的数组:

但是,我不确定如何做到这一点。我对应该在哪里声明“数据”类型感到困惑,因为我必须在输入端口声明中使用它

0 投票
1 回答
2276 浏览

verilog - Verilog 算术方程系统练习

我是 Verilog 的新手,我发现了一些有趣的练习可以做,但是我一直坚持这个练习,有人可以帮助我吗???


练习:


实现一个算术方程系统,当在其输入处给出一些值时,该系统将给出该方程的解。系统伪代码如下:

有两种类型的 ALU 可用于该系统。第一种类型可以执行加法和减法 (+/-) 操作。您可以使用选择信号选择您希望 ALU 执行的操作。第二种类型的 ALU 仅执行乘法运算 (*)。您只有三个加法器/减法器 ALU 和两个乘法器 ALU。

执行:

在实施系统之前,您应该按照以下步骤为系统绘制纸质设计:
1)识别系统的所有输入
2)识别所有需要的寄存器及其输入
3)识别所有需要的功能单元及其输入.
4) 确定功能单元输入是否需要任何多路复用器
5) 确定设计中所需的所有控制信号
6) 设计控制这些信号所需的有限状态机
7) 确定系统所需的所有线路。

Verilog 实现:
在本节中,您需要按照以下步骤使用 Verilog 构建 4 位算术方程系统:
1) 在单独的模块(ALU、MUX 和 REG)中实现设计中所需的所有 4 位组件。
2) 创建一个基于 FSM 的控制器,它将引导数据路径通过伪代码中指定的所需行为。
3) 模拟 FSM 以确保它输出所需的控制信号模式
4) 创建一个系统模块,该模块具有时钟按钮输入和复位按钮输入。该模块实现了算术方程求解器的设计,并包含一个控制它的 FSM 实例。
5) 编译您的设计并调试所有错误。
6) 模拟不同输入值的设计,并确保您的设计工作正常。

编码:

这就是我不知道该怎么做的地方:

PS:在我的设计中,我只能使用 1 个执行乘法运算的 ALU 和另一个执行加法和减法运算的 ALU。我应该提供设计吗?

0 投票
1 回答
448 浏览

go - Golang - Github Mux, context.go -> 没有这样的文件或目录

我想用 ( go get github.com/gorilla/mux) 安装 Mux 包,但我总是收到错误消息

我自己创建了 github.com、gorilla 和 context 目录。但是我没有 context.go 文件....我该如何解决?

0 投票
2 回答
3604 浏览

sockets - JPOS QMUX 的配置

我是 JPOS 的新手。我需要一些帮助。请在下面找到我的要求。

在 TCP 连接方面,IST Switch 配置为 Server,MPOS 服务器配置为 Client。MPOS 服务器和 IST 交换机应通过单个 TCP 连接进行通信。此外,还应该在 MPOS 服务器和 IST 交换机之间提供多个 TCP 连接,以实现可扩展性、负载共享和处理故障转移。一旦建立,TCP 连接就会持续保持。

我已经阅读了 jpos 开发人员指南,并了解QMUX可用于我的要求。请求你帮我解决这个问题。

0 投票
1 回答
25 浏览

io - 读取 am3335x i/o mux 输出状态?

在 TI am3335x 处理器上,物理 I/O 引脚复用到不同的内部寄存器。

我可以读取这些内部寄存器的状态,但我想做的是读取多路复用器的物理输出上的状态,这样我就可以知道与外部世界的连接状态,而不管哪个多路复用器通道是选择。每个多路复用器输出是否有任何寄存器?我找不到任何相关信息。在 am3335x 上是否有可能,或者我是否必须检查当时选择的多路复用器模式的内部寄存器的状态,以了解多路复用器输出的状态?