-1

我在 Xilinx FPGA 中有一个远程设计,我只有一个 JTAG 连接。Microblaze 调试模块 IP 中有一个功能可以让用户启用 jtag uart。在 BSP 中有一个 usart 用于 stdin 和 stdout 的设置。当我打开下拉列表时,只有“none”或“axi_uartlite_0”可用。我真正想知道的是如何更改 STDIO 以使用 JTAG UART,以便我可以看到我的应用程序正在打印什么。我在其他搜索结果中看到评论说“只需将 stdio 从 axi_uartlite 重定向到 jtag uart”,但我没有找到确切的方法。这正是我想要做的 - 将 STDIO 从物理 uart 重定向到 jtag uart。如果有人知道并愿意传递该信息,我将非常感激,并会尽可能多地给予赞誉。提前感谢您提供的任何和所有帮助 - 非常感谢。

4

1 回答 1

1

我通过从头开始并重新创建整个设计解决了这个问题。看来,仅在 MicroBlaze 调试模块 (MDM) 中添加“启用 JTAG UART”复选框并生成比特流并导出硬件不足以将该功能添加到 BSP。

一旦我进行了生成/导出并基于该 BSP 创建了一个全新的应用程序,我就能够在 jtagterminal 上看到打印。

所以,我相信在接下来的第一个过程中有一些奇怪的行为。应该做更多的工作来解决,但现在我正在前进。我希望这能以某种方式帮助其他有类似问题的人。

于 2022-02-03T19:17:32.780 回答