1

我正在进行一项硬件设计验证,其中包括 CPU(ARC)、设计(包含 AHB)和连接到 AHB 总线的 SRAM。我想知道 CPU 是否可以通过 AHB 总线对 SRAM 进行突发写入。如果是,如何实施。

以下是我工作的一些细节:

  • 连接 CPU -> AHB -> SRAM

  • C 代码

//piece of C code to write 4 DWs into the SRAM
wr(add0, DW0)
wr(add0+4, DW0)
wr(add0+8, DW0)
wr(add0+12, DW0)

上述 C 代码仅通过 AHB 对 SRAM 进行单次写入。

为了进行突发写入,我应该考虑什么?我应该参考 ARC 手册了解突发功能吗?或者向编译器添加一些 FLAGS 以优化它以实现突发操作?本质上我想知道 CPU 是如何实现突发写入的。

4

0 回答 0