verilog - 在 Modelsim 仿真中转储 vcd 文件

Question

在使用 modelsim 进行模拟时，我试图转储一个 vcd 文件，但是，我的“dumpVCD.vcd”文件中没有任何内容。我在 .do 文件中使用的语法如下：

vcd file dumpVCD.vcd
vcd add -r /dff_TB/* 

但是该dumpVCD.vcd文件没有波形。

我已经在 edaplayground (链接) 上上传了测试。

如果有人能告诉我这是什么问题，我将不胜感激。

Answer 1

您需要添加运行时优化开关-voptargs=+acc=npr以保持信号可见性。我会请求默认启用此功能。