cocotb - 使用 Aldec 模拟 cocotb

Question

我正在使用 cocotb 作为测试平台进行一些 EDA 工具测试。我使用 icarus 和 verilator 运行模拟没有问题，但是，使用 Aldec 我在“runsim.tcl”遇到问题。

控制台的输出是

 Welcome to VSIMSA!
 This message was printed from `startup.do' macro file.

 runsim.tcl(5) error: parse error
 @if [string length<--
 make[1]: *** [/c/users/mehdi/anaconda3/lib/site-packages/cocotb/share/makefiles/simulators/Makefile.aldec:176: results.xml] Error 1
 make[1]: Leaving directory '/c/Users/Mehdi/testcocotbVerilator'
 make: *** [c:\users\mehdi\anaconda3\lib\site-packages\cocotb\share\makefiles/Makefile.sim:82: sim] Error 2

如果有人能建议我如何解决这个问题，我将不胜感激

Answer 1

您的标签显示 active-hdl - 那么您可能应该使用SIM=activehdlcocotb master 的新标签。 SIM=aldec适用于 Riviera-PRO。