verilog - 如何在verilog中将2个端口（输入）连接到同一根线

Question

按名称实例化以下连接端口的模块。模块的输出要接S线，B口要接T线，C口也要接T线。

我的模块（输出A，输入B，输入C）；

我该如何为此编写 Verilog 代码？

Answer 1

在 Verilog 中，当通过将连线与端口或其他变量相关联来表示连接时。下面是实例连接的示例。电线 T（顶部模块的输入）连接到示例中 my_module 的端口 B 和 C。

module top(output S, input T);
   my_module mminst(.A(S), .B(T), .C(T));
endmodule