delay - 使用 YOSYS 进行表征

Question

有没有办法使用 YOSYS 获得映射电路的面积、能耗或时间延迟？

这是我的合成脚本：

read_verilog UBBKA_15_0_15_0.v
hierarchy -top UBBKA_15_0_15_0
prep; flatten; synth
clean -purge

dfflibmap -liberty NanGate15nm.lib
abc -liberty NanGate15nm.lib
clean -purge

write_verilog -noattr -noexpr netlits.v

Answer 1

您可以使用stat或stat -lib（使用自由文件）获取区域/门的使用信息。

当给定一个延迟目标时-D，abc将打印一些关于映射的延迟信息（至少，它是否能够满足该目标）。

我目前不知道用 Yosys 进行功率分析的方法。