7

1.问题说明

我正在尝试将 OpenOCD 用于不常见的事情。我不想连接到芯片,而只想检测芯片。
我想到的程序如下所示:

  1. stlink.cfg使用作为-f参数给出的探针配置文件(例如 )启动 OpenOCD 。所以 OpenOCD 知道使用什么探针,但不知道它会找到什么芯片。

  2. OpenOCD 检测到芯片并以某种方式报告(例如,向标准输出写入内容)。如果可能,此操作不应侵入芯片(如重置它)。

  3. OpenOCD 关闭。

以下是有关该过程的更多说明:

注意 1:如果 OpenOCD 没有达到我需要设置 Telnet 或 GDB 客户端与之交互的服务器状态,那就太好了。我很乐意以更方便的方式报告芯片检测,例如在标准输出通道上获取芯片信息。

注2:检测应不侵入芯片。但是,如果 OpenOCD 没有找到任何东西,我想要一种备份方法,让 OpenOCD 尝试更积极地找到芯片(比如按住nRST引脚)。如果需要,我可以自己调用其他方法(因此 OpenOCD 不需要自动执行此操作)。

注 3:首先,我将仅在带有 STLinkV2 或 STLinkV3 探针的 STM32 芯片上应用此“芯片检测”,稍后还将在其他探针和芯片上应用。

注 4:有些板只有一个 SWD 连接(没有 JTAG)。

注意 5:我正在使用 Windows 10 计算机,并获得了从https://www.playembedded.org/blog/download/下载的最新 OpenOCD 版本(版本0.10.0_dev00921,构建于2019 年 7 月 6 日)

 

2.到目前为止我尝试过的

Tommy Murphy 先生向我介绍了 OpenOCD 参考手册中的第 10.7 节(参见http://openocd.org/doc/pdf/openocd.pdf)。我已阅读该部分并观察了以下示例:

# openocd.cfg file
# -----------------
    source [find interface/olimex-arm-usb-tiny-h.cfg]
    reset_config trst_and_srst
    jtag_rclk 8

因为我的芯片通过STLink 探针连接并使用SWD 传输协议(而不是 JTAG),所以我对示例进行了一些修改:

# openocd.cfg file
# -----------------
    source [find interface/stlink.cfg]
    transport select hla_swd
    reset_config srst_only
    adapter_khz 480

我将NUCLEO_F303K8板连接到我的 PC 以进行此测试。然后我在控制台中发出以下命令:

> openocd -s "C:\...\scripts" -f "C:\...\openocd.cfg"

OpenOCD 输出以下内容,然后终止:

Open On-Chip Debugger 0.10.0+dev-00921-gef8c69ff9 (2019-07-06-01:00)
Licensed under GNU GPL v2
For bug reports, read
        http://openocd.org/doc/doxygen/bugs.html
adapter speed: 480 kHz

Info : Listening on port 6666 for tcl connections
Info : Listening on port 4444 for telnet connections
Info : clock speed 480 kHz
Error: BUG: current_target out of bounds

所以我最终提出了一些关于自动探测的问题。

 

3. 我的问题

问题 1:
“自动探测”(如第 10.7 节所述)真的是我需要的吗?如果答案是否定的,请忽略接下来的问题。

问题 2:
我尝试模仿第 10.7 节中给出的示例,稍作修改以使示例适合我的 Nucleo 板。不幸的是,自动探测失败。这是因为 OpenOCD 不支持使用 SWD 协议进行自动探测吗?或者我只是在我的.cfg文件中犯了一个错误?

问题 3:
我注意到第 10.7 节中的 Autoprobing 示例配置了 OpenOCD 的重置行为。这是否意味着自动探测在重置芯片的意义上总是“侵入性”的?

问题 4:
第 10.7 节中的 Autoprobing 示例似乎无论如何都将 OpenOCD 带入了服务器状态。有可能避免这种情况吗?我想让这个“芯片检测”保持简单,不需要 Telnet 或 GDB 客户端。


编辑

感谢@nattgris 的出色回答。不过,我还有一些更实际的问题。

1. 使用 ST-Link

假设我们使用的是 ST-Link,尽管它与 OpenOCD 的合作并不理想。你说:

.. 如果您只需要知道芯片是否存在,在某些配置中,ST-Link 可能会被说服为您提供该信息。

我实际上如何说服ST-Link 这样做?换句话说,我应该在我的openocd.cfg文件中放入什么来实现这一点?

 

2. 使用 SWD-probe(但不是 ST-Link)

假设我们使用的是真正的 SWD 探针。你说:

如第 10.7 节所述,自动探测仅与 JTAG [...] 相关。只需通过 SWD 连接即可打印相应的信息(DPIDR寄存器而不是 TAP IDCODE)。因此,无论哪种方式,您都可以通过两种协议获得有关芯片的类似信息。[...]
对于所有 Cortex 芯片,您基本上会得到“ARM”而不是芯片的实际制造商(例如“ST”)。虽然 ST(可能还有其他制造商)芯片具有单独的边界扫描 TAP(即仅 JTAG),但它提供了IDCODE可用于芯片识别的实际 ST。

由此,我得出结论:

  1. 第 10.7 节中描述的自动探测仅适用于 JTAG,不适用于 SWD。

  2. 由于 SWD 无法使用 Autoprobing,因此另一种方法是简单地连接到芯片,然后 OpenOCD 会自动打印DPIDR寄存器。该DPIDR寄存器相当于 JTAG TAP 的 SWD IDCODE,可以说是可以在一定程度上识别芯片。但是,如果一个人一开始不知道连接到 PC 的芯片是什么,那么
    如何简单地连接到芯片上呢?如果我没记错的话,OpenOCD 总是需要特定的配置文件,比如stm32f7x.cfg, stm32f4x.cfg, stm32l0.cfg, ... 来连接到芯片。

  3. 显然,JTAGIDCODE和 SWD 等效DPIDR寄存器为芯片设计者提供,对于 ARM-Cortex 芯片来说,它始终是“ARM”。这对于完整的芯片识别是不够的。但是,您说 ARM 芯片具有单独的边界扫描 TAP,提供更多IDCODE寄存器以进行更完整的识别。不幸的是,这些只是 JTAG。这意味着SWD在芯片识别方面处于死胡同?

  4. 使用 JTAG 进行自动探测(因此读取IDCODEreg)可以是完全非侵入式的。因此,可以使系统复位信号不可用:
    reset_config none
    您说读取DPIDR过度 SWD(我认为这是 JTAG 自动探测的 SWD 等效项)也是非侵入性的。我还可以通过使重置信号不可用来强制执行“非侵入性”吗?

 

3. 使用 JTAG-probe(但不是 ST-Link)

JTAG 协议似乎为芯片识别提供了最好的支持(使用 Autoprobing)。我的结论:

  1. 第 10.7 节中描述的自动探测IDCODE将从芯片打印 TAP。对于只打印“ARM”的 ARM 芯片,而不是实际的制造商(如“ST”)和芯片名称(如“STM32F767ZI”)。

  2. 我实际上如何确保该程序还打印这些进一步的信息,尤其是实际的芯片名称?换句话说,我应该在我的openocd.cfg文件(可能还有 openocd 启动命令)中放入什么来实现这一点?

 
非常感谢 :-)

4

2 回答 2

6

问题一:

这是你需要的吗?要看。如第 10.7 节所述,自动探测仅与 JTAG 相关。因此,它本身并不能满足您的需求。但简单地通过 SWD 连接会打印相应的信息(DPIDR 寄存器而不是 TAP IDCODE),因此无论哪种方式,您都可以通过两种协议获得有关芯片的类似信息。

但是,我不确定这对你来说是否足够。如果您只想检测芯片(任何芯片)是否响应,这可能就足够了。如果您还需要详细识别芯片,则通常需要进一步检查,因为您通过两种方法获得的 ID 代码可以识别芯片的设计者。因此,对于所有 Cortex 芯片,您基本上会得到“ARM”而不是芯片的实际制造商(例如“ST”)。尽管 ST(可能还有其他制造商)芯片具有单独的边界扫描 TAP(即仅 JTAG),它提供可用于芯片识别的实际 ST IDCODE。

但是,由于 SWD 仅与 ARM Cortex 类型(或者更确切地说是 ADI v5)目标相关,如果您可以使用 SWD,您还可以读取调试组件的 ROM 表,其中提供了芯片制造商的其他信息:

# Your JTAG adapter config
script interface.cfg

transport select swd
adapter_khz 100

swd newdap chip cpu -enable
dap create chip.dap -chain-position chip.cpu
target create chip.cpu cortex_m -dap chip.dap

init
dap info
shutdown

STM32F103 的输出:

Info : SWD DPIDR 0x1ba01477
Info : chip.cpu: hardware has 6 breakpoints, 4 watchpoints
Info : gdb port disabled
AP ID register 0x14770011
    Type is MEM-AP AHB
MEM-AP BASE 0xe00ff003
    Valid ROM table present
        Component base address 0xe00ff000
        Peripheral ID 0x00000a0410
        Designer is 0x0a0, STMicroelectronics
        Part is 0x410, Unrecognized 
        Component class is 0x1, ROM table
        MEMTYPE system memory present on bus
    ROMTABLE[0x0] = 0xfff0f003
        Component base address 0xe000e000
        Peripheral ID 0x04001bb000
        Designer is 0x4bb, ARM Ltd.
        Part is 0x0, Cortex-M3 SCS (System Control Space)
        Component class is 0xe, Generic IP component
    ROMTABLE[0x4] = 0xfff02003
        Component base address 0xe0001000
        Peripheral ID 0x04001bb002
        Designer is 0x4bb, ARM Ltd.
        Part is 0x2, Cortex-M3 DWT (Data Watchpoint and Trace)
        Component class is 0xe, Generic IP component
    ROMTABLE[0x8] = 0xfff03003
        Component base address 0xe0002000
        Peripheral ID 0x04000bb003
        Designer is 0x4bb, ARM Ltd.
        Part is 0x3, Cortex-M3 FPB (Flash Patch and Breakpoint)
        Component class is 0xe, Generic IP component
    ROMTABLE[0xc] = 0xfff01003
        Component base address 0xe0000000
        Peripheral ID 0x04001bb001
        Designer is 0x4bb, ARM Ltd.
        Part is 0x1, Cortex-M3 ITM (Instrumentation Trace Module)
        Component class is 0xe, Generic IP component
    ROMTABLE[0x10] = 0xfff41003
        Component base address 0xe0040000
        Peripheral ID 0x04001bb923
        Designer is 0x4bb, ARM Ltd.
        Part is 0x923, Cortex-M3 TPIU (Trace Port Interface Unit)
        Component class is 0x9, CoreSight component
        Type is 0x11, Trace Sink, Port
    ROMTABLE[0x14] = 0xfff42002
        Component not present
    ROMTABLE[0x18] = 0x0
        End of ROM table

对于非 Cortex 芯片,您将使用 JTAG TAP IDCODE 单独从自动探测中获得良好的识别,例如在此示例中使用旧的 STR750:

# Your JTAG adapter config
script interface.cfg

transport select jtag
adapter_khz 100

init
shutdown
Info : JTAG tap: auto0.tap tap/device found: 0x4f1f0041 (mfg: 0x020 (STMicroelectronics), part: 0xf1f0, ver: 0x4)

问题2:

如上所述,“自动探测”仅与 JTAG 相关,但您也可以通过 SWD 获得相同的功能(读取 ID 代码)。不幸的是,这对您没有帮助,因为您无法访问任何一个协议!

问题是您使用 ST-Link。不管人们怎么想,这不是一个真正的 JTAG/SWD 适配器。是的,它同时使用 JTAG 和 SWD,但它完全隐藏了适配器固件中的协议。它仅向主机 (OpenOCD) 提供高级命令集,类型为“重置目标”、“步进目标”、“读取此内存”等。因此,ST-Link 的 OpenOCD 支持是一个丑陋的 hack,它位于目标层而不是适配器层。因此,OpenOCD 的大多数适配器、传输或 DAP 级功能根本不存在,并且 OpenOCD 意义上的自动探测与您的设置完全无关。

对于简单的刷写和非常基本的 GDB 调试,ST-Link 可以工作。但是对于任何更底层的东西,只要远离 ST-Link。对于 OpenOCD 来说,这根本不是一个很好的匹配。

也就是说,如果您只需要知道芯片是否存在,在某些配置中,可能会说服 ST-Link 为您提供该信息,例如使用以下配置文件:

script interface/stlink.cfg

transport select hla_swd
adapter_khz 100

hla newtap chip cpu -enable
dap create chip.dap -chain-position chip.cpu
target create chip.cpu cortex_m -dap chip.dap

你会得到

Warn : UNEXPECTED idcode: 0x2ba01477

或者

Error: init mode failed (unable to connect to the target)

其余问题与 ST-Link 无关,因此我假设您切换到真正的 JTAG/SWD 适配器。

问题 3:

JTAG 自动探测以及通过 SWD 读取 DPIDR 是完全非侵入式的。一般来说,对于 Cortex-M 目标,对目标的大多数调试访问都是非侵入式的,因此您可以在目标几乎不运行而不影响它的情况下读/写内存等。

JTAG 根本不定义或要求系统复位信号可用。没有它,自动探测工作正常,你应该可以使用

reset_config none

问题4:

您想完全避免启动 gdb 服务器/telnet 服务器吗?然后您可以使用以下配置禁用它们:

gdb_port disabled
telnet_port disabled
tcl_port disabled

但是,如果您只是启动 OpenOCD 来检测芯片然后将其关闭,那么暂时启动这些服务可能无论如何都不是问题。

此外,至少 GDB 服务器仅在创建目标后才启动,这对于执行 JTAG 自动探测不是必需的。

概括

是的,您应该能够做您想做的事,但也许不能使用 ST-Link。使用真正的适配器,您可以执行 JTAG 自动探测以在扫描链上打印检测到的 TAP。对于 SWD,OpenOCD 总是打印检测到的 DPIDR 寄存器(如果没有找到目标,通常会中断;至少输出会有所不同)。

如果目标本身支持连接/检测,则连接/检测可以是完全非侵入式的,就像大多数 Cortex-M 一样。如果目标固件禁用了调试引脚或关闭了调试逻辑,您可能需要保持或脉冲复位,具体取决于目标。

于 2019-07-09T17:31:08.700 回答
1

使用主线 OpenOCD 代码,您可以轻松访问目标的内存。您可以从目标中读取一些识别数据对其进行解码并检测芯片。

顺便说一句,这可能不适用于 STLink 等高级适配器。请使用通用适配器(J-Link、基于 FTDI 的适配器、CMSIS-DAP 等)。

source [find interface/jlink.cfg]
transport select swd
adapter_khz 1000

set _CHIPNAME generic_dap_access

# 1. DECLARE A DAP
# -----------------
# Declare a single DAP (a DAP is the SWD counterpart for a JTAG TAP)
# for the chip's cpu. The command `swd newdap` has the same parameters
# as `jtag newtap`.
# param one:      Name of the module in the JTAG scan chain (usually a chip).
# param two:      Tapname, reflects the role of the TAP (bs, cpu, flash, ...).
# -irlen 4:       Instruction register length is 4 bits
# -ircapture 0x1: The bit pattern loaded by the TAP into the JTAG shift register on entry
#                 to the ircapture state. Default is 0x01.
# -irmask 0xf:    A mask used with-ircaptureto verify that instruction scans work correctly.
swd newdap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf

# 2. CREATE (?) A DAP AND LINK TO JTAG TAP
# -----------------------------------------
# Since OpenOCD version 0.11.0, the Debug Access Port (DAP) is no longer implicitely
# created together with the target. It must be explicitely declared.
# Declare a DAP instance named $_CHIPNAME.dap linked to the JTAG tap $_CHIPNAME.cpu.
dap create $_CHIPNAME.dap -chain-position $_CHIPNAME.cpu
# Note: Observe important note in manual
#       for ARMv6-M, ARMv7 and ARMv8 targets.


# 3. DECLARE SOME PROCEDURES
# ---------------------------
# 3.1 Writes 'val' to address 'addr' via AP 'ap'
proc mww_ll { ap addr val } {
    global _CHIPNAME
    # I'm a bit confused how the following commands achieve just that.
    $_CHIPNAME.dap apreg $ap 0x04 $addr
    $_CHIPNAME.dap apreg $ap 0x0C $val
}

# 3.2 Reads and displays data from address 'addr' via AP 'ap'
proc mdw_ll { ap addr } {
    global _CHIPNAME
    $_CHIPNAME.dap apreg $ap 0x04 $addr
    $_CHIPNAME.dap apreg $ap 0x0C
}

# 3.3 Reads data from address 'addr' via AP 'ap' and returns it
# Can be used to read data and pass it to other commands
proc mrw_ll { ap addr } {
    global _CHIPNAME
    $_CHIPNAME.dap apreg $ap 0x04 $addr
    set ap [ocd_$_CHIPNAME.dap apreg $ap 0x0C]
    regsub -all {(\s*\n)+} $ap "" ap
    return $ap
}

# 4. INITIALIZE
# --------------
init     # <- What does this actually do? I'm used to see `reset-init`
         #    everywhere in OpenOCD, but I don't know what simple `init` does.

# 5. READ VALUE AT 0x10000000
# ----------------------------
# Reads and displays value at 0x10000000 <- Why? What's special about
mdw_ll 0 0x10000000 #                            this memory location?

# 6. MODIFY RAM DATA
# -------------------
# Modify some data in RAM <- Why?
mdw_ll 0 0x08000000
mww_ll 0 0x08000000 0xdeadbeef
mdw_ll 0 0x08000000
exit

OpenOCD 输出:

Open On-Chip Debugger 0.10.0+dev-01116-gfc2e5110d-dirty (2019-07-11-16:04)
Licensed under GNU GPL v2
For bug reports, read
    http://openocd.org/doc/doxygen/bugs.html
adapter speed: 1000 kHz
Info : J-Link Ultra V4 compiled May 27 2019 15:49:24
Info : Hardware version: 4.00
Info : VTarget = 4.850 V
Info : clock speed 1000 kHz
Info : SWD DPIDR 0x6ba02477
Warn : gdb services need one or more targets defined
0x976562e5
0x20004602
0xdeadbeef
于 2019-07-11T13:53:35.563 回答