4

编辑：为了避免这个问题作为参考请求被关闭（尽管我仍然希望参考！），为了具体起见，我将给出一些一般性的、非仅链接的问题。我会接受任何这些的答案，但越多越好。

  1. A12 是有序的还是无序的？
  2. 每个周期可以引退多少条指令？
  3. 它有多少个流水线阶段？
  4. 它有什么样的缓存层次结构？
  5. 它在架构上是否类似于现代英特尔处理器，如果不是，主要区别是什么？

原始问题：有很多关于当前主流英特尔核心设计（Pentium Pro 及其所有后代）如何工作的公开文档。Intel 自己的优化手册，以及 WikiChip 和 Agner Fog 发布的描述。

任何好奇的人都可以了解管道阶段是什么，核心的每个部分做了什么，等等。

我找不到与 Apple Ax 系列类似的东西。它存在吗？

4

1 回答 1

1

Apple 是 ARM 架构被许可方，他们已经开发了几代 ARM64 芯片。他们芯片上的一些微架构细节的资源是这里分析的 Cyclone LLVM 调度程序模型。这被上传到 LLVM 并由 Apple 作为开源发布。我认为 Cyclone 模型涵盖了他们所有的芯片。

其他资源是汇总信息和引用来源的WikiChip和Wikipedia 。Apple 专利文件提供了其他信息。可以使用基准和评论，但不是 Agner 级别的。

首先，维基百科说 A12 是 OOO 而是一个 Big Little 芯片。A12 上的 Big (Vortex) 解码 7-wide，Little (Tempest) 是 3-Wide，分别具有 13 个和 5 个执行端口。我找不到退休率。

于 2020-04-19T13:23:45.517 回答