运行模拟后,我需要从 SystemVerilog 数据结构中提取一些值。我想在不更改 SystemVerilog 代码的情况下做到这一点。
下面是我在 Synopsys DVE 环境中使用的 TCL 脚本示例,用于将某些 SystemVerilog 信号添加到 DVE 波形。我需要写同样的东西,但我需要使用 TCL “puts”(在 C printf 或 Verilog $display 中工作)来打印信号值,而不是向波形添加信号:
gui_open_db -file ./vcdplus.vpd
gui_open_window Wave
gui_sg_create abc
gui_list_add_group -id Wave.1 { abc }
gui_sg_addsignal -group abc {
top.dut_inst.xyz.mno
{top.dut_inst.xyz.pqr[3][7:0]}
}
gui_zoom -window Wave.1 -full