limit - 活动网表数量超出限制

Question

最近，当我尝试综合我的设计时，我遇到了来自 Vivado 的相同错误：

[常见 17-70] 应用异常：活动网表数量超过限制 (255)

有人知道这个“限制”是什么意思吗？是软件的限制，还是指FPGA的容量？有什么方法可以避免它，还是我必须更改所有设计才能减少网表？

Answer 1

我有同样的问题。重新启动 vivado 工具对我有帮助。