0

我已经在 ISE Project Navigator 2013 中编写并模拟了一个 Verilog 代码。这是一个描述片上网络路由器、缓冲区和链接的 RTL 模型。

  1. 哪种设备更适合综合和实现？
  2. 如何使用 ISE Project Navigator 获得静态和动态功耗、数据包传输延迟、区域和其他指示网络性能的因素？
4

1 回答 1

0

这个问题是非常开放的，所以我会尽量提供一个笼统的答案。

现在您已经说过您在 ISE 中拥有 NOC 路由器的代码。这意味着您或设计人员对内部逻辑/系统必须运行的频率有一个粗略的了解。目标设备的最大时钟树频率将成为您需要检查的关键参数之一。如果您的设计运行在 150-200 MHz 左右并且经过适当的流水线处理（小型多路复用器，流水线级之间不超过 2-3 级逻辑），那么 Xilinx 和 Altera 的几乎所有当前可用的器件系列都应该适用.

下一个重要的考虑因素是外部连接。您的设计是否需要与外部设备进行高速串行连接。如果这是真的，那么您需要选择一个内置高速 SERDES IP 的设备。这将限制您对设备的选择。

另一个需要考虑的因素是与外部 SDRAM 或 RLDRAM 的接口。如果您的设计需要与此类外部设备接口，那么您需要选择支持软核或 Megafunction (Altera) 或硬 IP 块的设备。

最后，您需要查看您的逻辑利用率。您想选择一个足够大以满足您的要求的设备，除非您的设计是一个更大项目的一部分，并且有一些模块将在以后设计并与您的 NOC 并排放置。您必须粗略猜测您的设计需要的 LE/LUT 数量，然后选择比该数量大 50% 的设备。然后，您可以运行试验综合运行并检查您的估计是否正常。如果是这样，并且您的设备利用率低于 50%，您可以根据需要使用更小的设备。

还有一些其他考虑因素，例如 IO 数量、PLL/时钟管理器的存在可能会影响您对设备的选择

于 2016-10-03T01:43:43.110 回答