vhdl - 4位ALU的vhdl代码和流程的理解？

Question

我在这里制作 4 位 ALU 我已经声明了实体

entity ALU is
      Port ( a : in  STD_LOGIC_VECTOR (3 downto 0););
       end ALU;

你能解释一下逻辑向量数组是如何工作的吗？我的意思是语法

        a : in STD_LOGIC_VECTOR (3 downto 0);

并且

运算符 =>

2-顺序设计、组合设计和分层设计有什么区别，告诉我ALU CPU都是编码的？

Answer 1

你能解释一下逻辑向量数组是如何工作的吗？我的意思是语法

a : in STD_LOGIC_VECTOR (3 downto 0);

这是一个港口声明，包括

• a- 港口名称
• in- 它的方向 - 它向这个实体提供一个信号
• STD_LOGIC_VECTOR- 它的类型（大致是位数组）
• (3 downto 0)其索引类型（降序范围内的 4 个整数）
• ;- 下一个声明之前的分隔符。

从问题中不清楚，你不明白什么。

运算符 =>

不是真正的运算符，例如，您不能重载它 - 它是一个关联，将左侧的 case 值与右侧的 case 操作关联（在 case 语句中）。

您还将看到它将参数名称与参数列表、端口映射等中的参数值相关联。

2- 4 位行为 alu 和 4 位判决乘数有什么区别

一个可以相加，另一个可以相乘。虽然我从未听说过“判决”乘数。