0

我指的是以下链接， https ://github.com/ucb-bar/zscale/issues/1， 它表示 zscale 可以从 Rocket-chip 生成器构建，只是具有不同的构建选项。

make CONFIG=ZscaleConfig MODEL=ZscaleTop verilog" instead.

但是，从https://github.com/ucb-bar/rocket-chip.git存储库中，我在正确的目录中找不到这样的配置“ZscaleConfig”和 ZscaleChip.scala。我找到这些配置和文件的唯一地方是以下存储库。 gitlab.cs.fau.de/osek-v/osek-v/tree/a3c9431ee20f94bf2826251680de61b8d640b02d

不幸的是，存储库似乎有些过时，并且由于未解决的工具依赖关系（各种代理似乎已死）而无法正确构建。

从 scala 构建 ZScale 核心仍然是获取 verilog 文件的有效方法，还是下载和使用 VScale 的唯一方法？如果可能的话，我想从 scala 构建，因为它支持许多更强大的功能，例如更改高级语言的配置或不需要 VCS 运行测试的 C 模拟（RTL 模拟）。

谢谢大家。

4

2 回答 2

0

Rocket Chip Generator 已弃用 Z 比例并且不再支持。按照 Rocket Chip README 中的步骤初始化 repo 并构建 RISC-V 工具链后，您可以构建一个微型内核：

cd vsim
make verilog CONFIG=TinyConfig

这构建了一个在大小和功能上与旧的 Z-scale 核心相似的 Rocket 实现。

于 2016-08-04T18:34:55.013 回答
0

Zscale 已于2016 年 5 月 16 日在https://github.com/ucb-bar/rocket-chip/commit/f52fc655a54bbfd3d5e89895cdd8152f5a77b69c#diff-0ff996c4528f4b67c36098dab7873f08中删除。

您可以尝试火箭芯片的旧版本。

于 2016-08-12T19:29:36.963 回答