vhdl - 如何在 Qsys 中生成 SPI 内核？

Question

我在 qsys 中生成 SPI 主内核时遇到了一些问题。

我打开了一个干净的设计（其中没有内核），并在其中添加了 SPI 内核并导出了它的所有信号。

当我尝试生成设计时，它给出了一个关于丢失文件的错误 - spi_0 我做错了什么？

Answer 1

我想通了，这很奇怪。原来 Qsys 需要一个“时钟源”IP 内核才能生成 SPI 内核。