我想知道是否有编译器经验的人可以告诉我我的想法是否可行。
基本上，我将向我的一位教授提出一个项目想法并参加“项目课程”——我不会在这里详细说明这个过程，只是说这是我提出这个想法的本科项目课程。
我将制作一个新的 RISC ISA（类似于 MIPS，但没有延迟槽，没有浮点......）并为它编写一个软件模拟器，因为这将完全在软件中完成。
但我打算把它做成哈佛架构的 CPU——意思是，数据不能被执行；代码和数据是分开的。
制作 ISA 和它的模拟器相对容易，我不希望遇到任何我不熟悉的东西。
然后我想为我的新 ISA 创建一个 gcc 或 llvm 后端，以便可以为我的新 ISA 编译 C 程序。
现在我从来没有写过编译器。鉴于我的 ISA 主要是在 MIPS 之后建模的，我可以在 MIPS（或其他一些 RISC）后端之后建模后端。
我的问题是关于哈佛架构部分。我应该期望在这里遇到重大问题吗？这将如何使代码生成部分复杂化？
最后，我将在我模拟的哈佛 CPU 上写一篇报告，并分析它的一些安全方面（即不允许数据执行可以防止缓冲区溢出攻击等，等等......）。
如果我在这里滥用了“哈佛建筑”一词，让我澄清一下我的意思。我不是在谈论内部缓存或类似的东西。我只是指让 CPU 将代码和数据分开，以便无法执行数据。