clock - 将开关设置为 Nexys4-ddr FPGA 板的时钟

Question

我正在使用 Xilinx 的新软件 Vivado 和 Digilent 的新板 Nexys4-ddr。我正在尝试将硬件开关用作时钟，以允许我在定时场景中手动进行。我得到的信息是：

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets { clk }];

将上述代码添加到 XDC 文件中，并将时钟设置为 SW15。

我已经添加了这个，但是我不确定我是否应该在给定的代码行中“将时钟设置为 SW15”。例如：

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets { SW15 }]

或者如果我不这样做，那么如何更改 SW15 的“设置属性”代码以将该硬件引用传递给新的时钟线？

这是 SW15 代码当前的样子：

set_property -dict { PACKAGE_PIN V10   IOSTANDARD LVCMOS33 } [get_ports { clk }]; #IO_L21P_T3_DQS_14 Sch=sw[15]