0

根据 riscv-gcc 编译器我们生成了二进制文件。该二进制文件数据通过该信号馈送到火箭芯片。 io_host_in_valid，输入 [15:0] io_host_in_bits

这里 io_host_in_bits 是 16 位的，所以我们在 little-Endian 模式下为每个指令数据驱动 2 次。我们没有收到 Rocket core (HTIF) 的任何回应。如何仿真 Rocket 内核以及是否可以在 Xilinx Vivado 2014 中进行仿真以及调试设计。任何人都可以帮我解决这个问题

问候，桑托什·库马尔。

4

2 回答 2

1

有关 Rocket Chip 基础架构的更多信息，我建议查看第一个RISC-V Bootcamp的幻灯片和视频。

Rocket Chip 可以通过两种不同的方式进行模拟/调试：C 模拟器和 Verilog。有关使用这些模式的信息，请参阅 Rocket Chip README。

于 2015-04-10T21:37:15.650 回答
1

Yunsup 在 riscv-hw 邮件列表上的回复：

我会查看http://riscv.org/tutorial-hpca2015/riscv-rocket-chip-generator-tutorial-hpca2015.pdf以了解接口和 FPGA 设置的概述。

这是我们用来测试火箭芯片的测试台的链接：https ://github.com/ucb-bar/rocket-chip/blob/master/vsrc/rocketTestHarness.v 。我会看一下 htif_tick 函数，可以在https://github.com/ucb-bar/rocket-chip/blob/master/csrc/vcs_main.cc找到实现，它调用 htif_emulator_t 上的方法（https://github.com/ucb-bar/rocket-chip/blob/master/csrc/htif_emulator.h），继承自htif_pthread_t（https://github.com/riscv/riscv-fesvr/blob/主/fesvr/htif_pthread.cc）。您还应该看看https://github.com/riscv/riscv-fesvr/blob/master/fesvr/htif.cc。

主机接口（HostIO）不直接接受指令，它是前端服务器（https://github.com/riscv/riscv-fesvr/tree/master/fesvr）访问目标内存和内核的端口控制和状态寄存器（CSR）。

于 2015-04-16T16:42:00.223 回答