vhdl - 将信号值设置为统一化是否可以接受？

Question

为了在我的 VHDL 代码中实现某些东西，我目前正在做：

tmpOutput <= "UUUUUUUU";

这完全被认为是错误的吗？另外，这会不会在综合设计时带来问题？

非常感谢！

Answer 1

'U' 不是未定义的，而是未初始化的。这是完全合法的，但很奇怪，因为信号在逻辑上不会从未初始化的值返回到未初始化的值。

使用未知的“X”或不关心的“-”可能会更好。至于综合工具会用它做什么，它要么将其视为无关紧要，要么将其视为“0”。