verilog - 在 Verilog 代码中为 SimVision 设置探针

Question

我正在对 Verilog 构建的数字逻辑进行模拟，并且需要经常重新启动模拟以查看更改。我正在使用 Cadence SimVision 来查看波形。

有没有办法在 Verilog 中为 SimVision 环境编写命令？我的意思是像探针和参数这样的东西。

Answer 1

它不是 Verilog，但您可以创建一个 tcl 文件。

shm.tcl：

database -open waves -shm
probe -create your_top_level -depth all -all -shm -database waves
run 
exit

现在运行你的模拟使用：

irun -access +r testcase.sv -input shm.tcl

Answer 2

它不是标准的 Verilog，但 Cadence 工具（ncvlog、ncsim、Incisive）将允许您使用系统调用从 Verilog/SV 源中设置探针。

检查 和 的$shm_open文档$shm_probe。

initial begin
  $shm_open("waves.shm");
  $shm_probe("AS");
end

也就是说，@Morgan 的答案是推荐的方法，以便您可以在运行时控制它。