-1

例如,我想估计一个除法与加法相比要贵多少,英特尔处理器上的 IEEE 754 双倍。我需要它来估计哪些操作可以在特定的内部循环中带来更快的性能。

4

1 回答 1

4

来自Intel 64 和 IA-32 架构优化参考手册,第 14-14 和 14-15 页,

  • ADDSD延迟为 5 个周期,吞吐量为 1/周期。

  • DIVSD延迟为 62 个周期,吞吐量为 1/61 个周期。

所以,如果你的代码有严重的数据依赖问题,加法比除法快 12 倍。但是,通过仔细优化,您可以使加法比除法快 61 倍。其他因素可能会使差距更大。

于 2014-11-17T02:48:04.443 回答