vhdl - 在ncvhdl中获取vhdl设计的内部信号（替代modelsim的signal spy）

Question

在 ModelSim 中，您可以使用类似

在 modelsim 中，我们可以使用 init_signal_spy("../.../sig", mysignal);

以获得深层层次信号。有没有办法用 Cadence 的 NCVhdl 获得这样的信号？

这应该被标记为“SimVision”，这是工具的名称，但该标志似乎不存在。

Answer 1

如果 Cadence 工具支持 VHDL-2008，您可以通过外部名称访问设计的其​​他级别中的信号、共享变量或常量。

直接用法如下。

A <= <<signal .tb_top.u_comp1.my_sig : std_logic_vector >>; 

请注意，对象必须在引用之前进行详细说明。由于 VHDL 设计是按照实例化的顺序进行详细说明的，因此后面的设计可能会参考早期的设计。

使用别名创建本地简写名称：

alias u1_my_sig is <<signal u1.my_sig : std_logic_vector >>; 

路径开始于：

• “。” = 路径从顶层开始：“.tb_top.my_sig”
• “u1” = 路径从当前级别开始：“u1.my_sig”
• “^” = 路径从当前层以上开始：“^u2.my_sig”</li>

Answer 2

正如这里所见，该函数称为nc_mirror。

 nc_mirror (destination => "destination",

           source => "source",

           verbose => "verbose"); 

它需要一个目标和一个源，并且与 init_signal_spy 对 modelsim 的作用相同。第三个参数是可选的。此外，它还支持镜像数组或记录。

在这个有趣的答案中，提供了一个包装包，它将 nc_mirror 或 init_spy_signal （和其他）转换为函数“probe”。