我正在尝试在 Digilent Nexys II (Spartan 3E) 开发板上测试 Gadget Factory 上的 VHDL AVR8 软处理器。该项目包含一个 Makefile,用于编译 C(或其他)软件程序并将其与 FPGA 比特流合并,因此无需在软件的每次迭代中重新合成 HDL。
当我执行“make”时,我收到以下与 data2mem 相关的错误:
Merging Verilog Mem file with Xilinx bitstream: main.bit
data2mem -bm bin/top_avr_core_v8_bd.bmm -bt bin/top_avr_core_v8.bit -bd main.mem -o b main.bit
process_begin: CreateProcess(NULL, data2mem -bm bin/top_avr_core_v8_bd.bmm -bt bin/top_avr_core_v8.bit -bd main.mem -o b main.bit, ...) failed.
make (e=2): The system cannot find the file specified.
make: *** [main.bit] Error 2
我在包含 VHDL 项目文件的同一目录中执行“make”,我什至在目录中有一个空白的“main.bit”文件。
有人对这里发生的事情有任何想法吗?我的空白“main.bit”文件是否需要以某种方式格式化或放置在不同的位置?
以下是我的 Makefile 的链接:
其他需要注意的信息:我一般都是使用 Makefile 的新手,更不用说将软件与 FPGA 比特流文件合并的特定目的了。此外,我正在 Windows 7 机器上的命令提示符下尝试此操作。
提前致谢。
编辑:这是Gadget Factory 上 AVR8 软处理器的链接,这是 AVR8源代码。