signals - 产生连续信号直到无穷大

Question

我正在尝试使用我的 FPGA 制作 AW 发生器。所以我将数据写入 FPGA DDR2 并从那里使用级联 BRAM 作为 fifo 我想产生信号。

我想一次又一次地读取同一组数据（我写在 DDR2 上）以生成我的连续波形。

出于某种原因，我可以产生信号，但不幸的是我不能一次又一次地重复它。

我正在使用 VHDL 来设计我的系统。

如果有人知道如何做到这一点，请帮助我。提前感谢您调查问题。

问候

Answer 1

要重复读取相同的数据，您需要创建块 RAM 而不是 FIFO。主要的 FPGA 开发工具（包括 Quartus 和 ISE）为片上 RAM 提供内置功能，并与片外 RAM 接口（这是您的情况）。你的顶层设计是这样的：在一个进程中维护一个计数器，让它在你的 RAM 地址范围内永远计数；在另一个进程中，从该计数器所在地址的 RAM 读取。