我正在使用一个 ASIC 模拟器 (vcs)，它采用一堆不同的语言（在我们的例子中是 Verilog、VHDL、Vera、C 和 Tcl）并将它们全部编译成 C 可执行文件。
这一切都很好，直到它使用神秘的堆栈跟踪进行核心转储。解决此问题的最佳方法是什么？
问问题
933 次
1 回答
1
如果您已经查看了堆栈跟踪，那么我怀疑您已经从核心文件中收集了大部分信息。特别是如果您不熟悉模拟器的实现方式，并且听起来不像您。
我会说这个工具有问题，你应该让供应商负责。转储核心从来都不是一个好的响应，即使你给它的输入有问题。
但是，如果您想尝试进一步分析问题，一个建议是从您的 ASIC 设计的一些更简单版本开始，然后逐步进行更改，确保在每组更改后它仍然有效。通过这种方式，您可以缩小系统中导致问题的特定部分，并且可能允许您修复它或向供应商提交更具体的错误报告。
当然，这假设你可以回到可行的东西，但我希望你在设计过程中至少测试过几次，并且你有某种版本控制（或至少备份）。
于 2009-11-12T03:25:11.287 回答