vhdl - 如何生成 78MHz 时钟

Question

我拥有一台 Digilent Nexys2，我正在使用 Xilinx ISE ide 用 VHDL 进行编码。

我必须使用板载 DCM 为我的目的生成一个非常特定的时钟：从 50MHz 的基本时钟开始，占空比 = 50%，我需要一个 78MHz，占空比 = 70% 的输出时钟。

主要问题是我没有注意到使用向导控制输出占空比或其他相关内容的任何选项。我错过了什么吗？有什么解决方案或解决方法吗？

在此先感谢您的帮助

Answer 1

恕我直言，使用 Spartan 3E (DCM) 是不可能的。使用其他组件，例如带有 MMCME2_ADV 的 Kintex7，这是可能的。