1

我正在尝试在 Verilog 中创建一个 8 x 1 多路复用器。当我运行分析和合成代码时，我不断收到错误消息。这是我的代码：

// 8 x 1 line multiplexer
module KuchtaClayton_HW7_P6(output  Y, input [2:0] S, input [7:0] I);

    assign Y = (S ==3’b000) ? I[0] :
               (S ==3’b001) ? I[1] :    
               (S ==3’b010) ? I[2] :    
               (S ==3’b011) ? I[3] : 
               (S ==3’b100) ? I[4] :
               (S ==3’b101) ? I[5] :
               (S ==3’b110) ? I[6] :
               (S ==3’b111) ? I[7] : 1’bx;
endmodule

这是错误消息：

错误 (10170)：KuchtaClayton_HW7_P6.v(6) 靠近文本“â”的 Verilog HDL 语法错误；期待“）”

有 21 个错误基本相同，有些看起来像这样：

错误 (10170)：KuchtaClayton_HW7_P6.v(6) 文本附近的
Verilog HDL 语法错误 错误 (10170)：KuchtaClayton_HW7_P6.v(6) 文本附近的 Verilog HDL 语法错误

我双击它们，它们将我带到每个分配行 Y 3 次。我猜我在每个布尔表达式中都犯了三个错误？我在分配中做错了什么？我使用 Quartus II 作为我的程序。

4

1 回答 1

4
于 2012-10-20T00:36:22.793 回答