我对实现 reed-solomon 算法有一个想法。但是在 reed-solomon 中，乘法器和除法器的应用很多，需要在硬件中实现。我用谷歌搜索然后找到了伽罗瓦表来做这件事。
伽罗瓦表的思想是使用对数表和逆对数表来实现乘法器和除法器（将其改为查找表，然后可以使用加法器和减法器）。
我想知道我可以在FPGA架构中实现它吗？是不是很费资源？
问问题
357 次
我没有实现这个特定的算法，但我认识到你描述的解决方案的类型。表驱动对数对于 FPGA 来说无疑是一种合理的方法。您将需要具有大量内部块 RAM 存储器容量的 FPGA。
这可以在 FPGA 上实现吗？可能，在某种程度上。会合身吗？我建议您构建一个小型实现或完整实现的一个子集。注意通过扩展实施来消耗的资源和原因。
也请查看Opencores。“opencores galois table”的快速谷歌搜索产生了一些点击。