我正在寻找一些在 Verilog 中实现哈希表（插入 + 查找）的示例（VHDL 也可以）。我的情况不是很复杂，因为我知道初始化时间的所有值，因此我几乎可以知道我需要多少内存，知道它的边界等。哈希函数部分并不难，我知道如何将哈希键映射到内存地址，管理冲突等。但是从头开始编写所有这些是资源消耗，并且可能存在我不知道的陷阱。如果我可以使用一些参考设计会有所帮助。所以如果你知道这样的事情 - 请分享。收费/付费都可以，如果它带有我可以用来学习的源代码，我可以购买一个实现此功能的 IP。
user405725
问问题
2884 次
1 回答
4
您可能需要 CAM 或Content Addressable Memory，但这实际上取决于您要解决的问题。CAM 在逻辑和读取路径的扇出方面往往很昂贵。使用时，它们往往很小。
老实说，这听起来像是您在用软件术语来思考硬件问题。哈希表不是您通常在硬件中看到的东西。
于 2012-05-01T08:24:01.767 回答