implementation - VDHL - 信号的初始值？

Question

我有输出 PWM 信号的简单 VHDL 模块。PWM 模块具有保持当前 PWM 百分比的信号。当我合成并实现它时，该信号默认重置为 0。有没有办法配置它，实现后 PWM 百分比为 20 或其他？

谢谢 ！

Answer 1

您应该能够设置开机默认值。它必须与复位值一致（如果有的话），因为合成器将使用 NOT-gate-pushback 来实现它。

尝试

SIGNAL dutycycle : INTEGER := 20;   -- powerup value

PROCESS (n_reset, clk)
BEGIN
   IF TO_X01(n_reset) = '0' THEN
       dutycycle <= 20;             -- asynchronous reset value
   ELSIF RISING_EDGE(clk) THEN
       dutycycle <= load_dutycycle; -- synchronous load
   END IF;
END PROCESS;

Answer 2

您可以将一个重置输入放入您的模块，将默认值加载到您的百分比寄存器中。