algorithm - 在单个时钟周期内执行的verilog中的余数运算算法

Question

任何讨论该算法的文献链接就足够了。我正在研究 xilinx 中的 verilog 代码。它使用 verilog 的内置 % 运算符。问题是 % 不能在 xilinx 中合成。

提前致谢！

Answer 1

在大多数工具中，% 可以模拟但不能合成。

例如，如果你需要 m % n，如果 n 是一个固定数，尤其是 2 的幂，你可以很容易地写出一个。

如果 n 不是 2 的幂，但 m 的取值范围足够小，可以建一个表，并行比较来做调制。

通常，如果 m 是随机的或 n 不固定，则在硬件中很难做到。如果可能，最好更改硬件算法以避免这种调制。

大多数时候，您不需要精确调制，降低 m 和 n 的精度会有所帮助。